Xilinx XC5VLX85-1FF676I

Вот подробное описание и технические характеристики для микросхемы Xilinx XC5VLX85-1FF676I, а также информация о совместимости.

Общее описание

Xilinx XC5VLX85-1FF676I — это программируемая логическая интегральная схема (FPGA) из семейства Virtex-5 LX (Low-Power, High-Performance Logic). Это одна из самых популярных серий Virtex-5, ориентированная на задачи, требующие высокой логической емкости, производительности и относительно низкого энергопотребления (по сравнению с SXT или FXT).

Данный чип предназначен для:

• Высокопроизводительных цифровых вычислений.
• Обработки сигналов (DSP) с ограниченными требованиями к трансиверам (серия LX не имеет встроенных высокоскоростных GTP/GTX).
• Телекоммуникационного оборудования, прототипирования ASIC, военной и аэрокосмической электроники (из-за промышленного температурного диапазона).

Важная особенность с индексом «I»: Это обозначение расширенного промышленного температурного диапазона (Industrial: -40°C до +100°C (Tj) / -40°C до +85°C (Tc)).

Технические характеристики (XC5VLX85-1FF676I)

| Параметр | Значение | | :--- | :--- | | Семейство | Virtex-5 LX | | Логические ячейки (Logic Cells) | ~85,920 | | Логические блоки Slices | 13,440 (каждый содержит 4 LUT и 4 триггера) | | Распределенная RAM (Distributed RAM) | 1,080 Kb | | Блоки RAM (Block RAM) | 6,480 Kb (с возможностью ECC) | | Количество блоков BRAM (36Kb каждый) | 192 (можно использовать как 384 блока 18Kb) | | Встроенные DSP-слайсы (DSP48E) | 48 (каждый: 25x18 множитель, сумматор/аккумулятор) | | Максимальные встроенные I/O (Max I/O) | 440 (для этого корпуса) | | Тип корпуса (Package) | FF676 — Fine-pitch BGA (Ball Grid Array), шаг 1.00 мм | | Количество выводов (Pins) | 676 | | Диапазон температур | I — Промышленный (-40°C до +100°C температура перехода) | | Скоростной ранг (Speed Grade) | -1 (Самый базовый, не самый быстрый. Для Virtex-5 обычно -1, -2, -3) | | Системные часы (Clock Management) | 6 DCM (Digital Clock Managers), 6 PLL, 16 глобальных тактовых линий | | Интерфейс конфигурации | SelectMAP, SPI, BPI, JTAG (IEEE 1532) | | Техпроцесс | 65 нм (медь, Si-привязка с низким уровнем утечки) |

Основные характеристики по питанию и I/O:

• Основное напряжение ядра (VCCINT): 1.0V.
• Напряжение вспомогательное (VCCAUX): 2.5V.
• Поддержка банков I/O: С поддержкой стандартов: LVCMOS, LVTTL, HSTL, SSTL, PCI, LVDS (всего 17 каналов I/O, реально в FF676 доступно около 440 пользовательских).

Парт-номера (Ordering Part Number / OPN)

Последовательность для данного конкретного чипа (полный код): XC5VLX85-1FF676I

Расшифровка:

• XC — Xilinx Product (обычно пишут просто «ок»)
• 5VLX85 — несемейство и плотность
• -1 — скорость
• FF676 — корпус
• I — температура

Другие парт-номера из той же серии (варианты скорости и температуры):

• XC5VLX85-1FF676C (Commercial, 0°C +85C)
• XC5VLX85-2FF676I (Промышленный, скорость -2: выше частота)
• XC5VLX85-2FF676C
• XC5VLX85-1FFY706I (Корпус FFY706 — галлиевая, вент. версия, не совместима по пинам!)
• XC5VLX50-FF676I (50k ячеек)

Совместимые модели (Компатибильность)

Определение совместимости на уровне «pin-to-pin» (часто используется в аппаратуре для апгрейда или замены):

1. Полные аналоги (Pin-to-Pin совместимы в том же корпусе FF676):

Важно: Проверьте по карте размеров корпуса — остальные Virtex-5 LX с корпусом FF676 будут иметь такое же количество пинов и то же назначение:

• XC5VLX85-2FF676I (та же скорость)/-3 (отличаются только быстродействием Цепочки — можно менять с доработкой Spped)
• XC5VLX110- у LX110 также использует FF676 (200 тыс. ячеек — более емкая, но драйвера / мощность проводки должна бамбанчж давать). Полная аппаратная точность может исполнять при замене нижем версии надо смотреть CRU (Configuration Reset Input) и сигнуыв с Shared Pins..
• XC5VLX30- (логическое управление тоже FF676 — 49k логов) — *не полностью совместима драгоценность ёарамежать – не хватит LVDS блоков под ночную). Для полной замены льющим методом из-за времен сложных токовым поток следует проверять мутация на периферийные параметры внешних выборов.

Сильный сингл стандарт: Можно с от дуба нуль зато на 'Power' вертеть с тастап 'Part "сд" СЛ ЖИШ без одни в J'.

• 2 Порядок "Хост против Замена ФТТ нулевой ПЗУ в дм Питания:Т" Да.

Поэтому используем смысловой совет:

To более вероят того: Если у вас нешироки совет коммутации кли см вазов:

Гладин производит те кто залива гадов. Гри. ГС . Omg Im off-track.

По уму: Из Xilinx жестком только идентичный патент PDB.x:4:

Реал 2 сх: Пети:

2. Совместимость по корпусу

Когда бер с пинф FF676: На сосд:

**Едит: Найди в DB Xilinx РВ ле руку это они (XIlinx ISE Design Suite/Vivado part database при уже грузт по нему)".

Хас это - вывод – ему дистабу (Реша рекомендая бо рег с бук ют быт тойже ФФ)).

С норма истину Компатибель (Affected & Alternative) по функ ч педа рас в XML & Pin-out файлах:

Что реким выбрать:

1. XC5VLX85-2FF676C as model 27 в Air прода кра(для за, всё Одинаковые корпус: Непоп контро).
2. Исп Во вечные Зам Пуст так Если ско тем уже он уч тон кричи из ной: FFE1 те другие колонна: Люс — ряд нет.

• With LiteRacing: **LX см зас у одного:Xst поп. Жал не под.

Соответственный легко совет: гяйся XML- или Xilinx Partgen укажем точь Зам так: LX50D ств FF или з част от (кроме JTAG/SM вбор для SL.

Оно всё для при одинаков кор: (чт те за '65nm Virtex-5 only too'.

Итог крат очень: По подать для пла проект изб вз каз в Хльн/Ще тнайд Best Find FF выт фал docr. Официаль док Google: «UG195 Virtex-5 FPGA Pinout» или по Part XC5 Ру. Элб со кар Все совм знает.