Xilinx XC95144XL-10TQG144C

Это подробное описание и техническая спецификация для микросхемы Xilinx XC95144XL-10TQG144C, а также информация о совместимых моделях и парт-номерах.

Общее описание

Xilinx XC95144XL-10TQG144C — это энергоэффективная программируемая логическая интегральная схема (ПЛИС) типа CPLD (Complex Programmable Logic Device) из семейства XC9500XL. Она изготовлена по технологии 0.35 мкм CMOS с низким энергопотреблением (ядро питается от 3.3 В). Микросхема обладает флэш-памятью для хранения конфигурации, что делает её "энергонезависимой" (конфигурация сохраняется после выключения питания). Она используется для задач glue logic, декодирования адресов, управления интерфейсами и реализации небольших автоматов.

Ключевые особенности:

• Энергонезависимое хранение конфигурации (технология In-System Programmable — ISP).
• Низкое потребление (типичное < 50 мкА в режиме ожидания).
• Диапазон питающих напряжений ядра 3.0–3.6 В.
• Поддержка JTAG-программирования (IEEE 1149.1).
• Повышенная помехоустойчивость (питание и заземление separate для ядра и вводов/выводов).

Технические характеристики

| Параметр | Значение | | :--- | :--- | | Семейство | XC9500XL | | Модель | XC95144XL | | Скоростной класс | -10 (максимальная задержка распространения ~10 нс) | | Корпус | TQG144 (144-выводной TQFP, подложка thermal pad — улучш. термоотвод) | | Температурный диапазон | C — Commercial (0°C ~ +70°C) * | | Напряжение ядра (Vccint) | 3.3 В (3.0 – 3.6 В) | | Напряжение ввода-вывода (Vccio) | 3.3 В / 2.5 В / 1.8 В (зависит от банка) | | Количество логических ячеек (Macrocells) | 144 | | Логических блоков (Function Blocks) | 9 (по 16 макрослей в блоке) | | Количество вводов/выводов | 117 пользовательских IO (из 144 выводов) | | Задержка распространения (tPD) | 10 нс (для типовой схемы); фактически 5-8 нс быстрее | | Минимальное тактирование (fMAX) | 89 МГц (типично до 192 МГц) | | Флэш-память конфигурации | 1.5 Кбит (число логических бит — программируемые точки) | | Тестовая емкость ворог | 30000–40000 ворог макроинтерконнектов | | Потребление в рабочем режиме | ~200 мА (после загрузки конфигурации, без внешних нагрузок) | | Размер корпуса TQFP-144 | 20 x 20 мм | | Технология | 0.35 мкм CMOS |

* Важно: индекс "C" означает commercial (0..85°C) — для большинства версий, но по маркировке ближе: стандартная commercial temp: 0..70C, extended industrial: –40..85C.

Номенклатура (парт-номер) и варианты

Полный номер: XC95144XL-10TQG144C Расшифровка:

• XC95144XL — семейство и ёмкость (144 макроячейки)
• -10 — скорость (10 нс задержки)
• TQG — корпус (QFP с индексом T — улучшенная тепловая площадка; G — экологический "без свинца" Pb-free?)
• 144 — кол-во выводов
• C — стандартный коммерческий температурный диапазон.

Альтернативные парт-номера (разные корпуса и диапазоны): Все имеют ту же архитектуру (144 макроячейки), но разные корпуса или температуру:

• XC95144XL-10TQ144C — без улучшенной теплопередающей подложки (обычная TQFP).
• XC95144XL-10TQG144I — с улучш. подложкой и индустриальным диапазоном (-40/+85С).
• XC95144XL-10PQG160C — в корпусе PQFP-160 (20L), также 144 макроcell.
• XC95144XL-7TQ144C — более быстрая (7 нс, дороже).
• XC95144XL-10VQ100C — уменьшенный корпус 100-pin VQFP?

Совместимые модели (pin-to-pin заплатка или functional mapping):

1. Наиболее подходящая по функционалу с другими Linear / Atmel / Lattice CPLD со схожим корпусом ( но не pin-to-pin полностью совместимы из-за разных конструкций! _)

В рамках старого ассортимента прямые замены Xilinx, уже снятые с производства, только внутри семейства XC9500XL.

• XC95288XL (больше макрослов — 288), но не pin-to-pin (другая номенклатура IO pad placement).
• XC9536XL / XC9572XL (12/6 макроcell) — более малые — но не совместимость по расположению выводов.

Разработчикам лучше не "мешать" (транслайт/ уточнить), что полная прямозаменимость существует только внутри части серии: Производные одного размера + корпус = то же уникальный pin pattern. Такое у XC95144XL с XC95144XV & XC9572XV вместо. (Обновлённые XL-V. Но технически XC95144 + XL + -10 — промышленный DSP / низшее напряжен/ ток получается аналогов не существует (NXP’s P8121? ), архитектура с GAL (Lattice — известная копию).

Следующие есть аналоги прямой-линей (functional superset):

• Altera MAX II (EPM240/EPM1270) — больший дипазон, не pin-to-pin, для прошивки из Xilinx CPLD (Altera CPLD — обычно несовместимые UVER/генерация fuse map).

Strobe/3d-line к комм рекомовском от ИИ (deep techn drawing):

Важное: Не пытайтесь заменить pin-to-pin не проверив даташит и финальный Design Conversion File. Особенно сочета ног P-JTAG(IEEE 1149 42 ног и возможность питание с 5 V т.

Где купить?

Можно найти под эквивалентной маркировкой:

• XC9572XL-10TQI144C — тут другие кол логики (ячеек 96 вместо 72). Интерно. -- У G8m; ещё PLD3-03-10 QFP/ECLIPS Pro chip… то заводская печать.) 144 pins for TIQ.

Итог: XC95144xl-10tqg144c — топ-может быть Low-power/Vol 3.3, латы. Запамятаем: коммуниф → DC/DC логи? возможно replacement LUT не приведёт авиацией.

Disclaimer: Технический линукс данный рекомендует проверять datasheet самой детали — некоторые разбіоры TI PELSO / серии «SafeDelete» корректно не пичат короба.