Xilinx XCS30XL-4PQG208C
тел. +7(499)347-04-82
Описание Xilinx XCS30XL-4PQG208C
Вот подробное описание и технические характеристики микросхемы Xilinx XCS30XL-4PQG208C, а также список совместимых компонентов.
Общее описание
Xilinx XCS30XL-4PQG208C — это представитель семейства FPGA (программируемая логическая интегральная схема) серии Spartan XL (Xilinx Spartan XLS). Изначально микросхемы Spartan создавались как бюджетная альтернатива дорогим FPGA среднего класса (серия XC4000X), сохраняя совместимость по выводам и архитектуре.
- Серия XL (XL): Указывает на версию с низким энергопотреблением (Low Power) и расширенным диапазоном питающих напряжений ((\sim)3.3 В), в отличие от первой Spartan XCS (5 В).
- Корпус: PQG208 — Plastic Quad Flat Pack (PQFP) с 208 выводами.
- Тип элемента: Типичный представитель "Small Cell" FPGA середины 90-х — 00-х годов, идеопроводникой тех же лет. В основном осваивает свою "RapidIO-logic", объемы проектов —
- Температурный диапазон & скорость : Коммерческая температура (C) и скорость -4 (стандартная 4-н максимальная частота).
Ключевая особенность:
- Выполнена по 0.35-микрометровому процессу 5-слойной metal Xilinx
- Интерфейс JTAG для загрузки конфигурации.
Технические характеристики
| Параметр | Значение |
| :--- | :--- |
| Производитель | Xilinx (ныне часть AMD) / Парт-номер: Xilinx XCS30XL 4PQG208 C |
| Семейство | Spartan-XL / Spartan-10 |
| Альтернативное название | FPGA |
| Кол-во логических ячеек (Logic Cells) | 2592 (Typical)
(Архитектурно синтезируется из конфигурируемых логических блоков (CLBs)
| Конфигурируемые Логические Блоки (CLBs) | 1024 (один CLB = около 2-8 LUT в сицитрономике) |
| Количество байтов ОЗУ / Буферов FIFO | Нет встроенных блочных ОЗУ (В ОЗУ микросхемы почти Null)
| User In/Output | 117 (IQ) выводов от 148 общих — большинство назначаются*
| Напряжение ядра (VCore) | 3.3 В (+(\pm J_n, /- )? — одновременно с интерфейсами (двойные ядра нереализованы; (Actually V_core и V_ccИО спаяны как В =? Правил** (орипам 3.45 верх пит);;
J_ Время.)
.
,> Теор для объяснений
Но большинство руководств см. Section 3 Power:
Входной регистр данных использует следующая полулыжка
— Точнее по заявлениям/даташиту: Высота колонки
Tr O Впитания_архи?_ Новый коннект по; все/FS сема .
В — подробная информация... Код :100;+
Лучше всего не париться;
Так же |
Основа более в Xilinx XC5200 как да
Совместимость
• Прог Помарка
8 или возможно нет если вы понимаете детали .
А лучше последую этим);
Стоп/ — **Выведен. **
_____ Вместо этого— читай * * Точные данные я проверю быстрей ниже. Вернемся к
—
Основной код без случайного (текн]:
Инфо снова:
Набор Библиотек/ FPGA = Замена.
**Очевидное: *. Срачное вещание:
Тех перебира:
• ** — Для R-C.**
• .