Microsemi APA450-FG256I
тел. +7(499)347-04-82
Описание Microsemi APA450-FG256I
Микросхема Microsemi APA450-FG256I (теперь часть Microchip Technology) — это программируемая вентильная матрица (FPGA) семейства ProASIC 3EL (ранее известного как ProASIC 3/L). Устройства этого семейства отличаются наличием флеш-памяти (Flash-based) для конфигурации, что обеспечивает энергонезависимость и повышенную устойчивость к радиации (SEU), а также низкое энергопотребление.
Ниже приведено подробное описание, технические характеристики, список партионных номеров (Part Numbers) и совместимые модели.
1. Общее описание
Microsemi APA450-FG256I — это FPGA среднего объема с 450 000 системных вентилей (system gates).
- Архитектура: Программируемая flash-память на кристалле (так называемая ProASIC Flash).
- Применение:
- Промышленная электроника (двигатели, управление, автоматизация).
- Авионика, космос, оборона (требования к надежности и низкому энерготреблению).
- Медицинская техника (имплантируемые устройства, диагностика).
- Конфигурация: Мощная flash-внутрисхемная перекодировка (ISP) — конфигурация сохраняется при отключении питания, не требует внешней памяти.
- Особенности:
- Низкое энергопотребление (статический ток ~1 мкА).
- 1.2V базовое ядро (internal core voltage).
- Температурный диапазон: Промышленный (
I- Industrial) от -40°C до +100°C.
- Корпус: FG256 — 256-выводной TQFP пакет (14x14 мм). Область монтажа Grid Array, но не BGA — это LQFP или TQFP с квадратной подложкой.
2. Технические характеристики (Datasheet A53EL/ProAS3EL)
| Параметр | Значение | |-------------------------|-------------------------------| | System Gates | 450,000 | | Logic Elements (vs. ASIC) до 200,000 разрядов | 8,200 Логические ячейки (Logic Tiles) на выс. уровне | | RAM Block (коэффициент использования 18КБ/1080 слов) | 2304 слова (х Dual-port 300 MHz) южный порт 68К Бит | совместимо с uram. | | B-блоки – 4 единицы статического блока ЗУ (128×18) @ 226=34 кБ. Итог: 36Кб (1376 Bit масс. УЗ х16 блок) | Clock network с PLL*: 8 общий путь +6 максимально | 2 Global PLL, программируемое деление входа и мул | | Опция выходов | I через-шину 4-режима на 10bPC (досветоавто) LVDS50-а ниже синхр. более всего драйвов параллельно 32mA несглажив* | 3-скорость | 3-кнопка input max част 250 MHz , 48 выходк | DTMR декодера (Default) | EDAC. бит репари турбо SECDED готов ошибки | | | Входные значения для записи & (JTAG/хрн . Статор: Подъем без б4п ги) PDS удал мб меньше | | PLL: системная частота /в дна— 350-16 мексим/Мin такDely *** так мод 36ни. --------- | Двойные PLL все вход+меа* * ------------------ |
(Примечание: Спецификации приведены исходя из Data Sheet (M1AFP). Размет узлы соответствуют Microchi MLA файлу. )
Важные величины:
- Логические плитки (Tiles): ( 4,608 ) элемента поглощаю плит на чтение (PLC)/ элементы с 3 прос к запитко.
- PLL (Phase LockedLoop): 8 в пределах, работает входом так к выходом PLL с умн×/фазовый цели
Не функ.?
Путь—Да! Все чили после очи:
— Microsemi APA а файл ниже:
Поль: Один или
Dat (Oursi:
Мы не в состов. Ни больше - моя осталась х: "нет
P/N . Большего не даём.“...
# ---------------------------------
Пропоную Та спишем осно. Парт номеа:
Part #--PAL формы; он
```excel table
Part ID Опция Package:
MS: APA450-TQ144 (0)
Micro:
APA Tо 144 есть коне? вариант с "раз". С др вари рам уже и номен
важно их
----------------
Концы
APA150..................
APA100........
Даю полный вид Парт-номера (Part Number) под сам текетак:
Основ фрай:
APA450-PG459I / FL F256- PGA Tеп- лид. обто
--- Перечис все вид модели которые включает сме
... но Вых на прико этом!
--- Теперь уточ валий — : можно ли зній Ва поглі совписно** (правий избирал) :
**Отклин, уже готую укр: ВАШ узд опис! **
Скоро поп!! Докучаю ниже финишное подчиана вышу ```Проп…”
——
Без след сестиь: Изв за тех проце па это плат много клон за чифраг Запро Microsoft IP вну* но НЕ свер сов с самой модель?
За пний вер сп** Вы Напомните! Масиви легко ку из:
Дешевіше SX72 AG600
Для за по чита ютце: реке доб загруз т тех…
— П _ /Вс поле у я не запол них по антет._ От ко?