Microsemi (Microchip) A3P060-TQG144 — FPGA семейства ProASIC3

Общее описание

A3P060-TQG144 — это FPGA (Field-Programmable Gate Array) от компании Microsemi (ныне Microchip Technology), относящаяся к семейству ProASIC3 на базе флеш-технологии (Flash-based FPGA).

Ключевая особенность семейства ProASIC3 — энергонезависимая конфигурация: логическая структура «зашивается» во встроенную флеш-память, благодаря чему FPGA:

• сохраняет конфигурацию после отключения питания («instant-on»);
• не требует внешней конфигурационной микросхемы (в отличие от SRAM-FPGA типа Xilinx Spartan или Altera Cyclone);
• имеет высокую устойчивость к радиации и сбоям (SEU-иммунность), поэтому широко применяется в аэрокосмосе и ответственной промышленности;
• обеспечивает низкое энергопотребление.

Название расшифровывается так:

• A3P — ProASIC3 (Advanced, 3-е поколение ProASIC, «P» — flash);
• 060 — логическая ёмкость ≈ 60 000 системных вентилей (эквивалент);
• TQG144 — корпус TQFP-144 (Thin Quad Flat Pack), G — RoHS, 144 вывода.

Технические характеристики

| Параметр | Значение | |---|---| | Производитель | Microsemi / Microchip | | Семейство | ProASIC3 / A3P | | Технология | Flash-based CMOS | | Системные вентили (эквивалент) | ~60 000 | | Логические ячейки (VersaTile) | ~ 1 536 (примерно 4 верsatile на cell) | | Ячейки/тилы | 1 536 tiles | | Встроенная RAM | 18 Кбит (144 Кбит?) — обычно 18 Кбит блочной SRAM| | Пользовательские I/O | до 105 (в корпусе TQFP-144) | | Напряжение ядра (Vcc) | 1.5 В | | I/O напряжение | 1.5 / 1.8 / 2.5 / 3.3 В (multistandard) | | Тактовая частота | до 350 МГц (внутренние PLL до 400 МГц) | | PLL | 1 встроенный PLL (с поддержкой 1–64 умножения) | | Глобальные тактовые линии | 8 global clocks | | Конфигурационная память | Flash (загружается «на месте») | | Количество конфигураций | не менее 1000 перезаписей | | Рабочий диапазон температур | 0…+70 °C (Commercial) / –40…+85 °C (Industrial) | | Корпус | TQFP-144 (20×20 мм, шаг 0,5 мм) | | Соответствие | RoHS |

Прочая ёмкость (общие данные A3P060):

• Уникальных I/O: до 71
• Flash-ROM — да
• Аналоговые функции — нет (это не Fusion)
• Порог «защиты» интеллектуальной собственности (security) — да

Примечание: часть цифр по LEs и блокам RAM в документации даётся неоднородно между ревизиями Products Guide, поэтому рекомендуется сверяться с конкретным IP-руководством «ProASIC3 FPGA Fabric User's Guide».

Структура семейства ProASIC3 (место A3P060)

| Модель | Вентили | I/O макс. | RAM | |---|---|---|---| | A3P030 | 30k | ~81 | 18 Кбит | | A3P060 | 60k | ~105 | 18 Кбит | | A3P125 | 125k | ~133 | 36 Кбит | | A3P250 | 250k | ~151 | 36 Кбит | | A3P400 | 400k | ~194 | 128 Кбит | | A3P600 | 600k | ~235 | 144 Кбит | | A3P1000 | 1M | ~300 | 144 Кбит |

Парт-номера (порядок обозначения)

Рисунок расшифровки:
A3P060 – [темп. диапазон и др.] – [корпус] – [расширение]
Пример: A3P060-TQG144I, A3P060-2TQG144I и т.п.

Базовые парт-номера

• A3P060-TQG144
• A3P060-TQG144I — индустриальный (–40..+85 °C)
• A3P060-TQG144E — расширенный (?)
• A3P060-TQG144PP — pre-production
• A3P060-2TQG144I — с speed grade 2
• A3P060-1TQG144 — speed grade 1
• A3P060-FG144*, A3P060-PQG144* и др. варианты корпуса (fine pitch BGA и пр.) — для других корпусов
• Версия со стандартом радиационной стойкости:
  • A3PE060-* (ProASIC3E с большим I/O)
  • RT3PE060-*, M1A3P060, RT3PE060 и т.д. — Rad-Tolerant / Space варианты.

Суффиксы температуры

• без суффикса — обозначает Commercial (0…+70 °C) или Common
• I — Industrial (–40…+85 °C)
• E — Enhanced
• PP — Pre-Production

Суффиксы корпуса

| Аббр. | Корпус | |---|---| | TQ | TQFP (Thin Quad Flat Pack) | | PQ | PQFP (Plastic Quad Flat Pack) | | FG | FBGA (Fine Pitch BGA) | | BG | BGA |

-> Итак, A3P060-TQG144: A3P060 → TQ (TQFP) → G (RoHS/green) → 144 (число выводов).

Совместимые модели / взаимозаменяемость

По семейству A3P (полностью программно совместимы на уровне IP, дизайна и утилит Microchip Libero SoC):

• A3P030-*
• A3P060-*
• A3P125-, A3P250-, A3P400-, A3P600-, A3P1000-*
• A3PE / A3PL / A3PN серии (ProASIC3E — расш. I/O; A3PL — low power; A3PN — nano)

Следует понимать: хотя RTL часто можно перенести между A3Pxxx без проблем (особенно при работе с меньшими ядрами)? Прямая аппаратная «в pin-compatible замене» возможна только между ревизиями одного корпуса одной ёмкости, потому что расположение GND/VCC/функциональных ног различается для каждой FPGA.

По возможной pin-to-pin замене внутри одинакового корпуса TQFP-144:

• B целом — A3P060 – как правило не pin-совместим на 100% с другими ёмкостями (125, 250 и др.), т.к. bank offset'ы I/O отличаются; проверяйте board layout.
• Но many boards принимают несколько ProASIC3 данного корпуса из-за частично пересекающейся карты пинов? — требуется распиновка datasheet.

Обозначения менее совместимых, но близких «флеш-FPGA Microchip», встречающихся при программных миграциях и как ERP «гладкие» версии:

• IGLOO (низкое энергопотребление) — AGL030, AGL060, AGL125 и т.д.
  Соответствия I/O одинаковых выводов нет, переносимость есть часто с частью изменений (nano).
• ProASIC PLUS (Axcelerator — устаревшая линия, Silicon Explorer/Designer).
• SmartFusion / SmartFusion2 / IGLOO2 / PolarFire — не совместимы по корпусам, скорее являются преемниками процедурно, применяются на новом ПО.

Области применения

• Авиационно-космические системы (Rad-Tolerant (RT/RT3P) версии)
• промышленная автоматика
• автомобильная электроника
• системы безопасности
• управление станками / устройствами управления M2M
• мосты шин, протокольные конвертеры
• военное оборудование

Инструменты проектирования

• Libero SoC (бывшая Libero IDE)
• Программаторов IDE/FlashPro — FlashPro / FlashPro 3 / FlashPro 4 / FlashPro Express
• On-chip flash позволяет pre-production iteration c майской реconfig по JTAG.

Ссылка «на что можно заменить чип»

Обычно спрашивается как применить:

| Eсли допустимо изменение footprint/по цене | |---| | A3P030, A3P125, A3P250 семейства ProASIC3 (в разных выводах TQ-144 есть существенные отличия: первый — почти pin-совместим при перемещении BSC/bank-off?) проверять по PCB footprints. |

Если нужно, могу сделать отдельную распиновку TQFP-144: VCC, GND, bank I/O и найти реальную “битовую таблицу“ с точными LE-значения — дай знать какой пункт нужен? \
Также можно раскрыть набор документации: «ProASIC3 Flash Family ​FPGA User's Guide», Вывод XXXX data sheet, and security/write-endurance — там всё точно конкретизируется.